某8位移位寄存器已装入数 一个8位串行数据，输入8位移位寄存器，时钟频率1KHz，经过多少ms转化为8位并行数据，多少ms实

数字电路题：一个8位串行数据输入8位移位寄存器，CP时钟的频率为25kHz，则经过___ 先算出时钟周期，t=1/25=0.04ms，需要8个时钟脉冲，时间T=8×t=0.32ms=0.00032秒vhdl 8位移位寄存器 为什么综合的时候总说我process 附近有错 但是line55 对应的为我标注的那一行 好像在END CASE；的后面，还应当有END IF；才行。请问如何用verilog去实现带有反馈的8位移位寄存器？求verilog的程序！！！或者提供思想！ 首先要DA芯片提供读写寄存器的接口，然后需要知道此接口的协议是什么。然后用verilog来实现此协议的接口，就可以读写数据了。

#时序电路#数据寄存器#移位寄存器#全加器