VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢 vhdl串并转换仿真文件

基于vhdl的串并转换器 首先，用变量时最好初始化一下 variable t：std_logic_vector(2 downto 0)：=\"000；要不一开始输出是个不确定值。还有就是这段写得不规范，改一下 if clk'event and clk='1' 。求用VHDL语言写并行输入转同步串行输出程序和仿真 【请您参考，自主完成】VHDL语言编写的串并转换模块的源代码，用来将并行输入数据转换为串行数据输出-code for the transform of ps。http：//www.pudn.com/downloads252/sourcecode/embed/detail1166489.html求一串并（3位）转换模块参考VHDL源程序； library IEEE；use IEEE.STD_LOGIC_1164.ALL；entity serial2parallel is Port(clk，rst：in STD_LOGIC；serial_in：in STD_LOGIC；parallel_out：out STD_LOGIC_VECTOR(2 downto 0。在Quartus II中如何将VHDL代码转换成可视图形 把程序编译通过以后，打开VHDL文件，选【File】->；【Creat/Update】->；【Create Symbol Files for Current File】；选【File】->；【New】，在【Device Design Files】下选【Block Diagram/Schematic File】空白处双击，选择刚刚建立的符号名即可。重金求基于FPGA的8位串并转换vhdl语言的代码！ library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsigned.all；entity sc is port(clk，rxd：in std_logic；。VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢 主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zhidao的程序是16位化为16个串行的时钟输出out(15)；

#vhdl语言#vhdl