VHDL设计 算术逻辑单元，运算选择码3位，比如还剩下110和111，没有相对应的运算了，还是有输出吗？ 输出应当设置为某个固定值，由设计者来描述。在电路中，所谓的无输出，其实是指不驱动这个输出，也就是输出高阻态。当选择输入为不用的状态码时，可以使输出为高阻态：WHEN OTHERS=>；输出信号名称(OTHERS=>；'0')；
运算器又称算术逻辑单元，简称ALU，是计算机中执行各种什么和什么的部件
写出一个算术逻辑单元（ALU）的verilog HDL描述。 module alu(A，B，sel，out，clk)；input A；input B；input sel；input clk；output out；wire[3：0]A；wire[3：0]B；wire clk；wire[2：0]sel；reg[3：0]out；always@(posedge clk)begincase(sel)3'b000：out=A+B；3'b001：out=A-B；3'b010：out=A+1；3'b011：out=A-1；3'b100：out=A&B；3'b101：out=A|B；3'b110：out=~A；3'b111：out=A^B；default：out=0；endcaseendendmodule参考我的另外一，http：//zhidao.baidu.com/question/161371956.html
算术逻辑单元是什么意思？ 算术逻辑单元(arithmeticandlogicunit)是能实现多组算术运算和逻辑运算的组合逻辑电路，简称ALU
