现我有一个FPGA的开发板，我需要用nios生成软核，然后再把嵌入式操作系统μclinux移植进去，具体步骤是？ 如果你是初学者，我建议你马上停止你的举动，NIOS在现实工作中用到很少，建议你好好学学FPGA的时序，比如你怎么保证你的程序跑到200M没有问题，你的程序综合出来是什么电路。
请教几个IP核的问题 1、IP核属于硬核还是固核2、如果一个FPGA加载了ARM核，网口核，DDR2控制核，串口核，那么他和一块具有相同模块功能的ARM芯片有什么区别。3、如果一个FPGA加载了stm32vc5416的DSP核（假设可以），那么在5416上运行的汇编代码是否也同样可以在FPGA在运行，效率是否相同。1，IP核分硬核，固核，软核三类硬核：版图级IP，如FPGA的片上ARM，xilinx 的MIG(DDR控制器)固核：网表级IP，大多数由场商提供的，图形化方式生成，如altera nios II软核：代码级IP，这类IP大多是网上的开源IP，可直接见到源代码(.v or.hdl)2，功能上无太大区别。但FPGA的片上系统灵活性高，当然了成本，和开发难度也不是一样。3，FPGA无你所说的DSP核，原因：FPGA的处理能力比DSP强的多，较率不一样，不同的FPGA都会不一样。
存储芯片是什么？怎么没有听说存储芯片被卡脖子？存储芯片主要包括DRAM芯片和NAND芯片，这个行业确实是拼制造，但并不意味着我们不会被卡脖子。我国投资370亿元之巨的：-卡。
amd的cpu怎么样？什么？AMD的CPU怎么样，不是i5秒全家，i7轰成渣嘛，电表还得倒着转。四核打不过i3双核，八核也惨遭i5嘲笑，没错这：-amd，cpu，怎么样
DDR SDRAM控制器的软核设计 实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。使用开发软件Quartus II 中内嵌的逻辑分析仪SignalTap II 对控制器的工作流程进行了验证和调试。最终采集到的数据波形表明，完成了对DDR SDRAM 的突发读写操作，达到了预期设计的目标。DDR SDRAM 是Double Data Rate SDRAM 的缩写，即双倍速率同步动态随机存储器。DDR 内存是在SDRAM 内存基础上发展而来的，能够在时钟的上升沿和下降沿各传输一次数据，可以在与SDRAM 相同的总线时钟频率下达到更高的数据传输率。本设计中采用Altera 公司Cyclone 系列型号为EP1C6Q240C8 的FPGA 实现控制器，以Hynix 公司生产的型号为HY5DU121622B（L）TP 的DDR SDRAM 为存储器，完成了对数据的高速大容量存储。
面试时被问到：外部ddr与fpga的接口？
麒麟970到底什么水平？
请问下群辉和威联通的使用体验差别有多大？ 想买一台NAS，主要用来保存照片和自己拍视频，附带用途下载美剧没事看看。本人电脑软硬件都懂一些，但是…
