数字电路交通灯控制器设计 交通灯控制器的设计

交通灯控制器 你要的是电路图吧，就是有课怎么给你啊，只有建议你到网上搜了.高校课件下载网.

谁能给交通灯控制器设计vhdl完整代码？一定多给分！ -交通灯控制器设计，led显示规律：东西方向绿灯，而南北方向红灯东西方向绿灯灭，黄灯亮，南北方向仍然红灯南北方向绿灯，而东西方向红灯-library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_unsigned.all；use ieee.std_logic_arith.all；entity jiaotongLED isgeneric(-定义灯亮的时间east_green_cnt：integer：=40；东西方向主干道绿灯east_yellow_cnt：integer：=5；东西方向主干道黄灯south_green_cnt：integer：=30；南北方向支干道绿灯south_yellow_cnt：integer：=5；南北方向支干道黄灯exi_cnt：integer：=120)；紧急车辆通行时间port(clk：in std_logic；rst：in std_logic；复位信号exi_sign：in std_logic；紧急车辆信号east_green_led：out std_logic；east_yellow_led：out std_logic；east_red_led：out std_logic；south_green_led：out std_logic；south_yellow_led：out std_logic；south_red_led：out std_logic)；end jiaotongLED；architecture ex of jiaotongLED istype states is(s0，s1，s2，s3，s4)；signal state1：states：=s0；signal state：states：=s0；signal cnt：integer range 0 to 150；signal save_cnt：integer；signal enable_cnt：std_logic：='0'；begin。

单片机设计交通灯控制器需要哪些电子器件（详细些啊，最好列一个清单）？ 如果换了我。1）；用protel 99se 画原理图，并用仿真ok。2）；用protel 99se布线完成pcb板，仿真ok。3）；对照原理图买元器件，导线，pcb板，及相应工具。。

数字电路交通灯控制器设计 你问的这个问题，它是一个简单的时序控制问题，要达到这个目的，简单的顺序控制器、PLC、单片机都可以办到。br/>；但是一个关键问题，你自己动动脑筋，先将它的时序。

数字电路设计交通灯控制器， 我们2113看到，这是显示的要求是40进制，4进制，20进制。且5261轮换进行。很容易想到4102的就是使用16进制计数器。设计方法是：第一个40进制选取两个16进制计数器，第一个计数器的进位输出接入第二个计数器的ENT端，然后再在第二个计数器的输出端接入3-8译码器，我们知道1对应的二进制是00001，40对应二进制是101000。于是在3-8译码器输入端接入前三位，将3-8译码器的第5个输出端接到第一个计数器的LOAD端，然后第一个计数器置数端输入是0001。然后我们就可以发现这两个计数器构成了由1~40的二进制计数器。同理我们对黄灯用一个16进制计数器设计成1~4的二进制计数器。同理对南北绿灯用两个16进制计数器设计成1~20的二进制计数器。然后我们理下思路，要产生你提出的效果，我们接下来要将这些计数器形成循环显示。具体就是：1~40二进制计数器（即东西绿灯）当到达40时，进1653位信号触发后一个1~4二进制计数器（即黄灯），同时这个信号阻断1~40二进制计数器继续计数。之后，当1~4二进制计数器达到4时，进位信号触发1~20二进制计数器（即南北绿灯），同时这个信号阻断1~4二进制计数器继续计数。之后同理，1~20到达20后，触发后一个1~4，1~4到达4后，再触发1~40。于是。

交通灯控制器的设计与制作 交通灯：可以在原有的红绿灯上加上一点简单的标志，这样色盲的人也可以过红绿灯了。由一条主干道和一条支干道，由于主干道车辆多支干道车辆比较少，主干道处于常允许通行的。

交通灯控制器的设计 老大，这是一句两句就能回答完的么。要按工程来做.PLC书籍里有些程序可以借鉴一下，一定可以实现的.电气图原理实现稍微麻烦点，其它都好解决.你要查相关资料来进行组合运算的.

交通灯虚拟控制器设计与制作 求个proteus环境中的电路图 太深奥了。

用EDA设计交通灯控制器的设计 library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_unsigned.all；use ieee.std_logic_arith.all；entity top_traffic is port(clock：in std_logic；。