BCD码加计数器工作原理是怎样的呢？要求用VHDL语言编程。 假设有两位BCD：A&BB计数到9返回0，同时A加1SIGNAL A：UNSIGNED(3 DOWNTO 0)：=(OTHERS=>；'0')；SIGNAL B：UNSIGNED(3 DOWNTO 0)：=(OTHERS=>；'0')；PROCESS(CLK)BEGINIF RISING_EDGE(CLK)THENIF B=9 THENB(OTHERS=>；'0')；IF A=9 THENA(OTHERS=>；'0')；ELSEA；END IF；ELSEB；END IF；END IF；END PROCESS；
什么叫模为60的BCD码计数器？ 与普通的二进制码计数器有什么区别？ verilog设计代码2113如下：模60计数器5261模块module counter60(clk，rst_n，en，dout，co)；input clk，rst_n，en；output co；output[7：0]dout；wire co10_1，co10，co6；wire[3：0]dout10，dout6；count10 U1(.clk(clk)，.rst_n(rst_n)，.en(en)，.dout(dout10)，.co(co10_1))；count6 U2(.clk(clk)，.rst_n(rst_n)，.en(co10)，.dout(dout6)，.co(co6))；and U3(co，co10，co6)；and U4(co10，en，co10_1)；assign dout={dout6，dout10}；endmodule模10计数器module count10(clk，rst_n，en，dout，co)；input clk，rst_n，en；output co；output[3：0]dout；reg[3：0]dout；always@(posedge clk or negedge rst_n)beginif。rst_n)dout；else if(en=1'b1)beginif(dout=4'b1001)dout；elsedout；endelsedout；endassign co=dout[0]&dout[3]；endmodule模6计数器module count6(clk，rst_n，en，dout，co)；input clk，rst_n，en；output co；output[3：0]dout；reg[3：0]dout；always@(posedge clk or negedge rst_n)beginif。rst_n)dout；else if(en=1'b1)beginif(dout=4'b0101)dout；elsedout；endelsedout；endassign co=dout[0]&dout[2]；endmoduleISE综合4102综合工具综合而出的电路1653如下：模24的8421。
一位BCD码的计数器至少需要几个触发器才能构成
数电quartus设计8421BCD码构成的十进制计数器 原发布者：乡巴大咸鱼数电时序电路设计报告（一）实验题目：JK触发器附加必要的门电路设计8421BCD码的十进制计数器。(二)实验要求：（1）设计要求：用一个译码驱动器74LS48驱动1个LED七段显示器；轮流显示1位十进制数；（2）仿真测试电路的输出（用发光二极管指示）。（三）实验思路：8421BCD码是四位编码方式，而一个JK触发器只能储存一位二进制代码，所以要用四个JK触发器才能构成一个十进制计数器，再在四个输出端接一个74LS48译码器，就能满足题目的要求。（四）设计步骤（1）由设计要求画出真值表（2）由真值表画出卡诺图，并化简卡诺图Q3n+1Q2n+1Q1n+1Q0n+1与触发器的特征方程进行对比得，J0=K0=1；J1=Q0n·Q3n’(即Q3n非)，K1=Q0n；J2=K2=Q1n·Q0n；J3=Q2n·Q1n·Q0n，K3=Q0n.（3）采用QuartusII7.2软件画出设计电路图（4）对设计电路图进行仿真测试（5）参照型号EP2C5T144C8可编程芯片的实验板情况下，给设计好的原理图配置芯片引脚，并重新输出电路图。则此时该实验电路设计已完成，连接实验板，下载设计好的文件，则可进行测试。（四）设计电路图初始原理图仿真结果图配置好芯片引脚后的实验原理电路图：(一)心得体会1、在用QuartusII7.2软件设计电路图时，会发现器件在。
求帮忙设计一个四十进制的计数器，输出为8421BCD码，要求和图中的类似 设计四十进制的计数器，输出为8421BCD码，原图是用两片74LS90，只要删掉原图中的2输入与门即可，将原来的R0(1)复位端接到R0(2)上，其它不变。如下图所示。为了验证电路的正确，下图是用proteus 仿真的结果，是计数到最大数39时的截图。
