一对lvds串行传输1280*480图像，时钟60M，速率怎么算 LVDS是液晶屏的信号模式，是数字类型的，不是模拟的。2ch，8-bit 就是通常所说的双8位屏线接口，所接的屏线就只能用双8位的。LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit/s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。LVDS输出接口在17英寸及以上液晶显示器中得到了广泛的应用。双路8位LVDS输出接口这种接口电路中，采用双路方式传输，每个基色信号采用8位数据，其中奇路数据为24位，偶路数据为24位，共48位RGB数据，因此，也称48位或48bit LVDS接口。LVDS发送芯片的输入信号来自主控芯片，输入信号包含RGB数据信号、时钟信号和控制信号三大类。
fpga外部输入一组lvds时钟，然后使用pll_adv分频，实现设计时报错 clk_p&clk_n->；ibugfds->；pll_clk_in->；pll_clk0->；bufg->；system_clk to your logic fabricsystem_clk->；pll_fb_in这个是最简单的方法，IBUFGDS的输入接到PLL输入，PLL的输出通过BUFG接到CLOCK NETWORK.然后得到的system_clk 接到PLL的feedback输入如果这个时钟是驱动I/O模块的话，例如是ADC信号的时钟，还要加上BUFPLL BUFIO这些。具体的可以看看你用的片子的对应的datasheet，上面写的都很清楚的如果你会直接用xilinx的primitive的话，直接用，不要通过CORE GEN
lvds中的时钟脉冲信号是干什么的 能给详细点解释不 CKL 起的作用就是一个触发作用，每一个上升沿，就发出一组LVDS，同时给一个dot刷新，打个比方，如果你的屏的分辨率是1366x768，那么一共有1366x768x3个dot，即经过1366x768x3各CKL信号后，你的屏的画面就全部更新了一次，我们平时说的刷新率，就是一分钟内，画面一共更新了多少次，比如，你的刷新率为60Hz，就是说，一分钟内，发送的始终信号个数为：1366x768x3x60
液晶屏LVDS时钟线不接，或者错接到其它差分对上后，能显示图像吗？为什么？ 不能正常显示，时钟都不对会出现花有时和雪一样，一句两句没法和你说啊
什么是LVDS？哪些显示信号接口使用LVDS？ 液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。采用TTL接口，数据传输速率。
