泰克科技公司日前推出最新 TekExpress DDR5 发射机解决方案，其改善了自动化程度，工程师可以克服各种 DFE 所带来的分析挑战，采用用户自定义采集和 DDR5 去嵌技术及串行数据链路分析(SDLA)技术，满怀信心地、高效地验证和调试 DDR5 设计。
从增强现实、人工智能到云计算和物联网，5G 正在推动着各种新兴技术迅速增长，人们对容量更高、速度更快、能耗更低、尺寸更小的嵌入式和计算机存储器的需求不断提高，DDR SRAM 也不断响应市场需求，技术升级不断推陈出现，这使得 DDR5 比以往任何时候都更重要。DDR5 内存时代即将到来，频率更高、功耗更低、速度更快，从入门级速度 4800MHz 到 5200/5600MHz，未来两年计算机、消费性产品市场将逐渐转从 DDR4 过渡至 DDR5。
快速存取数量庞大的存储数据，意味着复杂的设计正在挑战信号完整性极限，要求性能更高的测量技术来完成一致性测试、调试和验证。TekExpress DDR5 发射机解决方案是一种系统级自动测试应用，用户可以迅速、经济、可靠地验证和调试 DDR5 设计，满足 JEDEC 中所规定的 50 多种电接口和时序测量。
DFE 分析
DDR4 内容目前还是绝对主流，但 DDR5 已经完成了规范开发，当在存在符号间干扰(ISI)的情况下测试 DDR5 设计时，即使 DDR3/4 的最佳调试工具也是不够用的。泰克 DDR5 系统级一致性测试软件提供了各种自动化工具，克服了下一代 DDR 面临的各种挑战，包括：
Rx DFE 均衡支持，在 DDR5 业务中进行写入数据的眼图测量；
自动测量 JEDEC 中规定的 50 多种 DDR5 电接口和时序参数；
多种新算法，一致可靠地区分读突发和写突发；
全新一致性测试应用架构，增强了自动化程度，缩短了测试时间，帮助更快地把设计推向市场。
调试和验证
TekExpress DDR5 发射机解决方案把控制能力还到了工程师手中，它拥有用户自定义采集模式，可以量身定制示波器设置，包括采样率、记录长度、带宽等，来运行 DDR5 JEDEC 一致性测量。
泰克独立式 DDR5 DFE 应用可以整体控制 DFE 增益和 4 抽头值，工程师可以运行内部测试计划，执行测量关联仿真，通过改变 4 抽头值和增益值，微调仿真模型，进行假设分析。
SDLA
在对 DDR5 设计进行去嵌时，S 参数的验证通常是工程师担心的主要问题。通过改善无源性校验、端口分配和绘图功能，串行数据链路分析(SDLA)技术增强了对 S 参数文件的验证，改善了灵活性，提高了对去嵌流程的信心，节省了时间。其他的调试软件工具要求用户在完成整个流程后才能得到结果，而 TekExpress DDR5 发射机解决方案则不同，用户可以提前检测到问题，更高效地调试和优化设计。
