什么叫时钟漂移(Wander)？时钟漂移与时钟抖动(jitter)的区别 产生原因：clock skew（时钟漂移），由于clock tree上的load不完全匹配（也不可能完全匹配）或physical design(P&R)等原因，导致clock到达各个Flip-Flop的时间不一致，而这种时间上的偏差，通常是称之为clock skew，clock skew对于某一个确定的模块或完成physical design来说是固定存在的，其值也是固定的（前一个clock cycle上，两个FF之间的clock skew和后一个clock cycle上的是一样的），所以，只要在设计中考虑这个，就可以避免，甚至可以利用clock skew来偷时间。clock jitter（时钟抖动），由于PLL的phase lock出现不确定因素问题，从而导致clock在某个时间点出现了偏差，从而导致到达两个FF的时钟有偏差。
如何减少SPDIF传输过程中时钟抖动 HTPC？音频部？目前？两种实现？式？采用HDMI进行声音？图象同步输？目前？简单？行？式？音频效？输？高？用户首选？式？另？种？采用SPDIF接口（光纤或同轴)？输？AV功放？由AV功放内置？解码器解码？及D/A？iFi SPDIF iPurificr？种？完美？数字音频信号优化器？SPDIF iPurificr主要特性？隔离功能强？效隔离系统？环路噪声？提升所？数字音源？质量、支持高清24/192kHz、？损输？（支持dts？DD）？重要？点？SPDIF iPurifier 减低数字信号（SPDIF）？钟抖？（Jitter）10-100倍？增加音乐解析力？声音更顺滑？饱满？耐听？
如何理解两种类型时钟驱动器的抖动参数 硬盘 是个硬件设备 驱动器类型 就是我们常说的分区格式 包括FAT32 NTFS 等
关于D触发器的问题，见图： 如果出现这种情况，时钟端抖了一下，输出是什么样子的呢？ 如果时钟是上升沿有效，如果CLK第一个上升沿的幅值达到电源电压的约1/3-1/2，就容易形成动作（涉及电路类型、门坎阈值和噪声容限），D端数据送到Q端；。
什么是时钟信号？时钟信号的作用，和工作原理？ 时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。时钟信号有固定的时钟频率，时钟频率是时钟周期的倒数。。
什么是时钟抖动 时钟抖动（the jitter of the recovered clock signal）是相对于理想2113时钟沿实际时5261钟存在不随时间积累的、4102时而1653超前、时而滞后的偏移称为时钟抖动，简称抖动.可以用抖动频率和抖动幅度对时钟抖动进行定量描述。通常希望一个周期性波形(特别是时钟)跨过特定门限的时间非常精确，与该理想值的偏差称为抖动.
