ZKX's LAB

一个4位串行输入并行输出移位寄存器用时算法 移位寄存器并行送数法

2020-10-11知识10

设计一个可控双向串行输入并行输出移位寄存器 设计要求:制信号C为0时,左移;为1时,右移。并行输出为8位。要求写出Verilog代码,给出仿真波形(能反映出所有工作状态)。。

一个4位串行输入\/并行输出移位寄存器用时算法 移位寄存器并行送数法

使寄存器清零,除了采用CLRN输入低电平的方法外,可否通过左移或右移的方法来实现? 可以通过左移和右移方法实现。也可用并行的行送数法,并行送数法很简单只需把输入信号D1 D2 D3 D4为低电平就是哇。移位的方法就是使s0 s1变化,左移时s0=0 s1=1.右移的话。

一个4位串行输入\/并行输出移位寄存器用时算法 移位寄存器并行送数法

什么是同步移位寄存器~不懂诶~

一个4位串行输入\/并行输出移位寄存器用时算法 移位寄存器并行送数法

#移位寄存器

随机阅读

qrcode
访问手机版