Cache组相联映射到底应该怎么算法？ 我先确认你的题目细2113节：block=1B，就是1个字节。（主存交换5261大小）cache4行4102，因为是二路组关联，1653所以每行2个block。因此cache一共4*2B=8字节。cache一共2个字，这种题目没法做的，因为你是字编址！所谓我认为你的题目是有问题的！下面假设交换大小是1W来做！（或者字节编址）4行，索引号需要2位；表示为00，01，10，11访问：0：就是00，所以存放在第00行，缺失4：就是100，也存放在00行，和0一行，缺失，但是lru标记在08：就是1000，存放在00行（看最后2位），因为lru标记，所以把0地址内容冲掉，lru在42：就是10，存放在10行，缺失0：存放在00行，吧4冲掉，lru标记在8，缺失6：110，存放在10行，缺失8：1000，命中，lru标记在06：110，命中4：100，缺失，吧0冲掉，lru在88：1000，命中，lru到4
2010计算机考研14题答案是什么？ 咳咳-首先我想纠正一下 这道题是2009年的题目-。不是2010的~其次，这道题的正确答案应该是C.理由如下：Cache共有16块，采用2路组相联，所以一共是8组，从0开始，0 1 2 3 4 5 6 7.主存的某一字块按模8映像到Cache中的.
Cache与主存之间的全相联映射，直接映射和组相联映射的区别 高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度。Cache的功能是用来存放那些近期需要运行的指令与数据。目的是提高CPU对存储器的访问速度。为此需要解决2个技术问题：一是主存地址与缓存地址的映象及转换；二是按一定原则对Cache的内容进行替换。Cache的结构和工作原理如图2.3.1所示。主要由三大部分组成：Cache存储体：存放由主存调入的指令与数据块。地址转换部件：建立目录表以实现主存地址到缓存地址的转换。替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。2.3.2 地址映象与转换地址映象是指某一数据在内存中的地址与在缓冲中的地址，两者之间的对应关系。下面介绍三种地址映象的方式。1.全相联方式地址映象规则：主存的任意一块可以映象到Cache中的任意一块(1)主存与缓存分成相同大小的数据块。(2)主存的某一数据块可以装入缓存的任意一块空间中。全相联方式的对应关系如图2.3.2所示。如果Cache的块数为Cb，主存的块数为Mb，则映象关系共有Cb×Mb种。
机器字长、存储字长、指令字长的关系？ 1.这位兄台，是这样的，的确，指令字长=操作吗+地址码，但是地址码的长度并没有你想象的这么长，因为有很多方法可以缩减地址码的长度。2.就像你担忧的，要对应4G的主存，是不是要32位的地址码呢？那一个3操作数的指令字长就要100多位，这显然不靠谱。所以要缩减地址码的长度，方法有几个，主要的是通过间接寻址的方法。3.所以你要真正理解间接寻址和寄存器间接寻址这两个方法，打个比方，好比你有8个寄存器，那你找到某个寄存器单元只需要3个地址位，因为只有8个寄存器嘛，找到后，假设每个寄存器单元的长度是32位的，那再根据这个寄存器单元中的内容可以映射的找到对应的4G主存单元，这就是寄存器间接寻址方法，间接寻址也差不多。4.所以其实你想的没全错，4G的主存要能对应上，起码要个32位的2进制空间来表示地址，但是这个地址不一定写在指令的地址码上，而是写在指令地址码对应的存储单元里，这样通过2步让短的地址码得到了扩充。5.我尽量说的比较白话了，要是还有疑惑可以继续参考 蒋本珊 著的 计算机组成原理 教师用书里面的第三章貌似75页的 缩短指令中地址码长度的方法 小节也比较清楚。
容量为64的cache采用组相联的方式映像，字块大小为128个字，每4块为一组.若主容量为4096块，且以字编址，那么主存地址应为______位，主存区号应为______位. 主存地址=主存高位地址+组内块号+组地址+块内地址.这道题问的主存区号应该是“主存高位地址”.1组4块，组内块号2位；一共64/4=16组，组地址为4位；块内地址7位；主存高位地址=19-2-4-7=6.回去再看看书.
一道关于组相联映射的题目 快内地址32字节 为5位每组两个 共8组，组号占了 3位129化为2进制 为1 00（组号）00001（快内）所以他应该映射到 第4组 的第一块
