e3845的pcie时钟是什么电平？ PCI-E串行总线带宽(MB/s)=串行总线时钟频率(MHz)*串行总线位宽(bit/8=B)*串行总线管线*编码方式*每时钟传输几组数据(cycle)例：双工PCI-E1.0X1带宽=2500*1/8*1*8/10*1*2=500MB/sPCIExpress1.0总线频率2500MHz，这是在100MHz的基准频率通过锁相环振荡器(PhaseLockLoop，PLL)达到的。
pcie内部时钟级联是否需要电容隔直？ 第二级放大器不能工作，因为同相端没有偏置电流的通路。建议最好也做成同相放大，同相端直通前级，反相端的1k通过用隔直电容接地，因为反相端有反馈电阻，不会没有偏置电流通路。输出端最好也加一个隔直电容。
PCIE 2.0&3.0远距离传输，参考时钟怎么处理 线缆上有时钟信号，最好就接上，估计要用buffer，跟你的线缆衰减有关系，pcie要求参考时钟的边沿速率在一定范围内。ssc是指扩频时钟的意思，如果线缆上不传输时钟信号，。
pci。总线时钟多少合适 pci接口标准是66/33Mhz，PCI-E显卡接口是100Mhz。符合上面频率要求的，就是最佳最稳定的频率，如果超频cpu，可以在主板BIOS里设置锁定PCI-E总线频率，使显卡工作稳定。
fpga的pcie参考时钟怎么获得 你说的四个脚的晶振是有源晶振吧！一个电源脚，一个时钟输出脚，两个地脚。把晶振的时钟输出接到FPGA的时钟输入管脚就好了，看看芯片的DATASHEET。
