新工艺带来晶体管性能提升都用在了哪些方面？ 从45纳米到现在的14纳米，晶体管截止频率应该至少提升了3倍吧。但处理器的时钟频率却基本没有大提高。这…
三极管，MOSFET， IGBT的区别？ http：// weixin.qq.com/r/Uy-L03P ExS66rTew93pB(二维码自动识别) ？ 99 ？ ？ 5 条评论 ？ ？ ？ 喜欢 ？ 继续浏览内容 知乎 发现更大的世界 打开 。
晶体管速度是否已经达到极限？ 处理器频率没有上涨的另一个主要原因很简单，就是晶体管本身并没有变得更快。为什么CPU时钟频率在过去5年…
为什么栅氧化层比较薄 氧化层相当于结电容的介质，根据平板电容容量的公式Cj=εS/d，d是介质的厚度，可以看出结电容容量跟介质厚度成反比，氧化层越薄电容量越大，相同栅极电压存储的电荷Qg=CV也。
EOS失效机理情况汇总，集成电路EOS失效机理分析方案 静电损伤(ESD)：微电子器件在加工生产、组装、贮存以及运输过程中，可能与带静电的容器、测试设备及操作人员相接触，所。
