为什么集电极开路输出端口一定要加上拉电阻？ 集电极开路输出端口，在数字电路中，输出的状态为三极管饱和状态或三极管截止状态。两个OC门并联，可以实现逻辑与的关系。逻辑与需要用数字状态表达，输出为1或输出为0，加上上拉电阻就能用数字状态表达了。OC门开路输出，上拉电阻可以接允许的不同电平电压，可实现电平转换。
为什么集电极开路输出端口一定要加上拉电阻？ 集电极开路输出端或者MOS管漏极输出端其性质都是一样的，这种电路在数字电路中都要加上拉电阻。比如在单片机P0口其内部驱动电路是MOS构成的，其结构就是一个漏极开路电路，其内部没有上拉电阻。当单片机I/O口输出时，它会由程序根据控制要求来输出高电平或低电平，假如这时P0口外部不加一个外加电阻，当需要一个高电平输出时，由于是漏极开路而无法得到高电平，因此必须加上拉电阻才能得出所需的高低电平。这个电阻也是有要求的，不能太大也不能太小，在实际应用中P0口的上拉电阻一般为10K。如果电阻选大了其高低电平的速率会变低，功率也会变小。下面我们再说说数字电路中的集电极开路电路，这种数字电路中一般都是用三极管构成的，它的工作状态在截止和饱和导通二者之间迅速转换。我们可以这样假设，当三极管集电极不加上拉电阻时就没有电流流入集电极，集电极就没有信号，因此也就得不到我们所需要的电平信号。所以在数字电路中集电极开路的OC门是必须加上拉电阻的。另外说一句，这个上拉电阻也要选择合适，不然的话会影响这个电路的驱动电流能力和功耗。有上拉电阻就会有下拉电阻，它的作用也是为了稳定电平。以上是我对这个题的理解，欢迎大家对这个问题讨论，观注！
请教：单片机引脚开漏输出高电平时，拉电流完全由上拉电阻提供吗？ OC门电路必须加上拉电阻，以提高输出的高电平值.为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻.单片机的IO口是漏极开路，上拉电阻一方面是保证开路时IO口电平为1，另一方面也可以增强IO的驱动能力.上拉电阻的功能主要是为集电极开路输出型电路输出电流通道.上拉电阻阻值的选择原则 高低电平的设定：不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平.以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下.输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了，否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了.1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小.2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大.3、对于高速电路，过大的上拉电阻可能边沿变平缓.综合考虑上述三点，通常在1k到10k之间选取.当它输出高电平时，内部管子是截止的，拉电流完全由VCC经过上拉电阻提供.此时的拉电流已不受参数“单片机引脚输出最大拉电流”的限制.此时计算上拉电阻的阻值，只需考虑被驱动器件能承受的最大灌电流.（管子导通时）.I/O端口的输出类似于。
需要外接上拉电阻的是什么门电路
为什么集电极开路输出端口一定要加上拉电阻？ 集电极加上拉电阻可以让三极管导通和截止三极管集电极输出的高低电平信号是由三极管的导通和截止控制，集电极的上拉电阻是三极管导通和截止的关键地。其实也不一定是上拉电阻，PNP三极管是需要下拉电阻的。NPN三极管集电极上拉电阻分析NPN三极管集电极没有接上拉电阻时，称为集电极开漏输出，由于集电极没有电流Ic流入，直接检测集电极是没有信号的。电路A没有接上拉电阻，电路B增加了上拉电阻，在电路A中三极管没有导通和截止的过程，所以OutputA是没有信号的；电路B加入了上拉电阻，当DR 为高电平时，三极管导通，Output为低电平，当DR 为低电平时，三极管截止，Output为高电平。如果三极管输出用于驱动外部负载，其实不接上拉电阻功能也是可以的，因为负载需要接在VCC和三极管的集电极之间，电流Ic会从负载流入形成回路。PNP三极管集电极需要接下拉电阻电路C中，PNP三极管集电极没有接下拉电阻，集电集没有电流Ic流出，OutputC是没有电平信号变化的；电路D接入了下拉电阻，当DR为高电平时，三极管截止，OutputD为低电平，当DR为低电平时，三极管导通，OutputD为高电平。PNP三极管驱动的负载需要接在集电极和GND之间，这时候，就算不接下拉电阻，电流Ic也会出负载流出，可以。
