用74LS161进行二十四进制计数器的电路是怎样的 首先把2113个位的74LS161改成十进制计数5261器并产生进位信4102号，向十位计数器进位。再利用24产生复位信号，使1653十位和个位计数器复位回0，实现24进制计数。最大数是23，逻辑图即仿真图如下所示。扩展资料：二十四进制的优点在于不需要添加辅助符号（am和pm）就可以完整地表达时间，被广泛应用于大型公共交通（轨道交通、轮船、客机）和军事。二十四进制有24个基数：0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）、G（16）、H（17）、J（18）、K（19）、L（20）、M（21）、N（22）、P（23）（A~P代表10~23）。为了避免混淆1和I，0和O，故跳过字母I、O，18~23分别计作J、K、L、M、N、P。比如：16计作G、22计作N。等于或大于24的数字计作：24→10、25→11、26→12…25→11中标粗体的1代表24。同一个数字在不同的位置代表的值是不一样的。参考资料来源：-24进制
74ls161做成24进制计数器接线图电路图！！急 74ls161做成24进制计数器接线图电路图！急 74ls161是4位二进制计数器，个位在改成十进制计数器，并向十位进位。24进制计数器最大数是23，就利用计数到24产生复位信号，给74。
74ls161做成24进制计数器接线图电路图！！急 电路图：清零2113端CR=“0”，计数器输出5261Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步4102复位功能。当CR=“1”且LD=“0”时，在1653CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。扩展资料：74ls161是异步置数同步清零十六进制计数器，构成24进制计数器有两种方法：1、异步置数法.因为是异步，所以不用等待时钟信号就可以直接置数，构成24进制计数器的话，需要两块芯片级联，第一块计数16次后进位一次，然后第二片计数1次，当第一片计数8次与第二片计数1次后就是计数24次，此时通过门电路译出置数信号给置数端就行.2、同步清零法.原理同置数法，只是它是同步清零，需要等待时钟信号一起作用来清零，所以在第一片计数7次与第二片计数1次后就是23次计数，此时译出清零信号，然后再等待一个时钟信号，此时计数24次，又刚好完成清零。
数电 用74LS161设计91进制计数器 求原理和电路图 急！！！ 画图麻烦，网上找一个图改的，不规范，你要重新画，信息流：从左到右、从下到上。161 是同步计数器，要保持同步计数的特点，采用同步置数法，采用异步清零法电路会简单一些。161~163 是典型的计数器，文库里资料很多，我不细说了。计数范围：0~90，计数到 90 时，反馈信号打开置数输入端 LD'，91 个时钟到来时置入0。
5、试用74LS161构成十进制计数器，要求画出线路图，并有简单的过程说明。 蛮简单的，图不知道有没有上传成功。CT即EP，ET都是计数时能端，都接高电平。CP为计数输入端。LD为预置使能端，这里不用，置高电平。QA，QB，QC.QD为输出端。十进制即为从0-9九种状态。RD是异步清零端，就是任何时候当RD为0时，QA，QB.QC.QD回到0重新开始计数。故让计数到10的时候，QD，QC，QB，QA为1010时，让RD为0，于是用一个与非门。当到1010时，经与非门后送到RD，清零。重新开始计数。向左转|向右转
如何用74LS161来实现7进制的计数器电路图？
怎样用74ls161构成一个十三进制的计数器，求电路图 用异步清零法2113，则在输出端的Q3Q2Q0引出接到与非5261门，与非门输出接到161的清零端，另把4102D0~D3接地1653即可。扩展资料：74ls161相似芯片：74HC161和74LS161都是常用的四位二进制可预置的同步加法计数器，74HC161是CMOS型，74LS161是TTL型。它可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。74hc161的主要功能如下：1、异步清零功能：当CLR的反为零时，不论有无时钟脉冲CLK和其他信号输入，计数器被清零，即Qd~Qa都为0。2、同步并行置数功能：当CLR的反=1，LOAD的反=0时，在输入时钟脉冲CLK上升沿的作用下，并行输入的数据dcba被置入计数器，即Qd~Qa=dcba。3、计数功能：当LOAD的反=CLR的反=ENP=ENT=1，当CLK端输入计数脉冲时，计数器进行二进制加法计数4、保持功能：当LOAD的反=CLR的反=1时，且ENP和ENT中有”0“时，则计数器保持原来状态不变。参考资料来源：-74HC161
74LS161芯片组成的计数模块工作原理？ 引脚图>；管脚图介绍：时钟CP和四个数据输入端P0~P3 清零/MR 使能CEP，CET 置数PE 数据输出端Q0~Q3 以及进位输出TC.(TC=Q0？Q1？Q2？Q3？CET)输 入 输 出 CR CP LD EP ET D3 。
