怎么设计数字时钟（FPGA） 加1条件体现在第13行，要数多少个体现在第14行。确定了cnt后，那么秒个位的加1条件就非常明确了，就是cnt数到50_000_000个，也就是end_cnt有效的时候。所以秒个位的加1条件。
怎么把透明数字时钟模块放在桌面。.
单片机数字时钟设计 正好我刚做完。数码管的KEY/CS接的是8000H。晶振6MMIAO EQU 48HFEN EQU 49HSHI EQU 4AHLED1 EQU 78HORG 0000HAJMP STARTORG 000BHAJMP TINT0ORG 0100HSTART：MOV SP，#60HMOV R5，#250MOV TMOD，#01HMOV TL0，#30HMOV TH0，#0F8HSETB TR0SETB ET0SETB EAMOV SHI，#12MOV FEN，#59MOV MIAO，#12MOV R1，#LED1MOV R3，#01HAA：ACALL MODESJMP AAMODE：MOV A，MIAOMOV B，#10DIV ABMOV 78H，BMOV 79H，AMOV A，FENMOV B，#10DIV ABMOV 7AH，BMOV 7BH，AMOV A，SHIMOV B，#10DIV ABMOV 7CH，BMOV 7DH，ARETTINT0：PUSH ACCPUSH PSWCLR TR0MOV TL0，#30HMOV TH0，#0F8HSETB TR0INT1：MOV A，R3MOV DPTR，#8002HMOVX@DPTR，AMOV A，@R1INC R1MOV DPTR，#TABLEMOVC A，@A+DPTRMOV DPTR，#8004HMOVX@DPTR，AMOV A，R3JB ACC.5，MODE0RL AMOV R3，ADJNZ R5，EXITMOV R5，#250SETB RS0MOV R1，#MIAOLOOP：MOV A，@R1CJNE A，#60，LOOP0MOV A，#0MOV@R1，ASJMP LOOP1LOOP1：MOV R1，#FENMOV A，@R1CJNE A，#59，LOOP0MOV A，#0MOV@R1，ASJMP LOOP2LOOP2：MOV R1，#SHIMOV A，@R1CJNE A，#24，LOOP0MOV A，#0MOV@R1，ASJMP EXITMODE0：MOV R1，#LED1MOV R3，#01HSJMP 。
