74LS90芯片做二十四进制的时计数器原理 两片74LS90都设置成五2113进制，构成25进制计数器，然后遇24清零。5261假设4102两片74LS90是左右摆放，左边设为片16531，右边为片2。片1的CPB连接片2的片1的QB与QD与后的结果；片1的QC连接其R0和片2的R0；片2的QD连接其R1端和片1的R1端。其余四个S脚都接零。扩展资料：计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。一、种类1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。2、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。此外，也经常按照计数器的计数进制把计数器分为二进制计数器、十进制计数器等等。二、作用在数字电子技术中应用的最多的时序逻辑电路。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。但是并。
如何用计数器实现任意分频 如果是6分频，就取计数6个脉冲后计数器的输出（八位二进制计数器为01100000，二位BCD码计数器为0110，0000）为4-16译码器（如MC14514）的输入，取4-16译码器的S6脚作为输出，就是6分频器，10分频器依此类推，取计数10个脉冲.
求十进制减法计数器电路设计 我数字电路刚好把计数器那一章学完了，还做过了试验用两片CC40192组成两位十进制减法计数器，输入1Hz连续技术脉冲，进行由99-00累减计数，图我不知道在电脑上怎么画，只好口述了，CC40192是16接口的，端口对应：1-D1，2-Q1，3-Q0，4-CPD，5-CPU，6-Q2，7-Q3，8-VSS，9-D3，10-D2，11-LDF非，12-CO非，13-BO非，14-CR，15-D0，16-VDD.16接+5V电源，8接地，第一片CC40192的CO非接至第二片的CPU上，清除端CR、置数端LD非、数据输入端D0-D7分别接逻辑开关，输出端Q0-Q3、Q4-Q7接实验设备的两个译码显示输入相应插口A、B、C、D，CO非和BO非接逻辑电平显示插口，清除和置数以后，CR=0，LD非=CPU=1，CPD接单次脉冲源按照上述步骤连接电路，在CPD的上升沿减数，由于输入的是单次脉冲，减数功能自动切换99-00，自己验证一下，记得悬赏分哦
加减计数器原理简介
quartus采用74161设计一个24计数器（用原理图设计），要电路图即可 主要2113元5261器件为：74161（集成计数器）、52617SEG-BCD(七段bcd数码显示管4102）4102、16537401（与非门1653）、7404（与非门）、BUTTON（按钮）、NAND(与非门）、AND(与门）。RES（电阻）。工作原理：没按一次BUTTON，提供一次上升沿脉冲，第一块74161计数一次，每计数到十次时，下一块74161计数一次，计数从0开始，计数到23，为二十四进制计数器，到达23后又从0开始计数。扩展资料：最初的计时法是六十进制，即每60小单位进1大单位的进制，也就是我们所说的1小时=60分钟，1分钟=60秒。这是因为60是一个奇妙的数，它可以被1，2，3，4，5，6，10，12，15，20，30，60整除，所以用来计时十分方便。后来西方人把60除以10再乘2，得到12，并规定午夜为0时，正午为12时（am）；正午为0时，午夜为12时（pm）。
计数器的原理图 ：加减控制端。当其为低电平时计数器进行加计数；当其为高电平时计数器进行减计数。CP：时钟脉冲输入端。上升沿有效。A，B，C，D：数据输入端。用于预置计数器的初始状态。LD：异步预置控制端。低电平有效，即该端为低电平时，经数据输入端A，B，C，D对计数器的输出端QA，QB，QC，QD的状态进行预置。当需要清零时，给数据输入端均输入低电平即可。该端通常处于高电平。QA，QB，QC，QD：计数器输出端。作加法计数器时由QD输出可作十分频器，由QC输出作八分频器，由QB输出可作四分频器，由QA输出可作二分频器。ET：使能端。低电平有效，即当该端为低电平时计数器实现计数功能；当其为高电平时计数器禁止计数，输出保持原来状态。RC进，借位输出端。用来作n位级联使用。当计数器进行加计数时该端作为进位输出端；当进行减计数时该端作为借位输出端。低电平有效，即通常处于高电平，出现进，借位信号时为低电平。进，借位信号为负脉冲。MAX/MIN：最高/最低位输出端。即计数器计数到最高/最低位时，该端出现状态脉冲。状态脉冲为正脉冲，即MAX/MIN端通常为低电平，当计数器记录到最高或最低位时，MAX/MIN端成为高电平。此端可作为正脉冲输出的进，借位信号。1/74LS190不是计数，译码。
什么时模4、模10计数器，它们是如何将信号分频的？ 模4、模10计数器就是将计数结果对4、10取模，就是4进制、10进制计数器，输入信号频率被4分频或10分频
构造一个模为10 的同步计数器，需要多少个触发器？ 就是 用4个 JK 触发器 不知道你是要 驱动方程 还是 电路逻辑图，因为我一时 也不好在电脑上画个逻辑电路图，电路的 驱动方程也不好描述。如果你还需要的话，追问下 希望。
用d触发器设计异步十进制计数器 应该是利用D触发器构成计数器数字电路实验设计：D触发器组成的4位异步二进制加法计数器2009-12-14 19：09一、选用芯片74LS74，管脚图如下：说明：74LS74是上升沿触发的双D触发器，D触发器的特性方程为二、设计方案：用.
将74LS90接成一位8421BCD码十进制计数器，画出电路原理图 十进制356=二进制101100100。把74LS90做成10进制计数，用3片74LS90采用级连方式，最后一片的Q1-Q3不用，当计数的结果为101100100时，用这个数使一个门电路输出为1，再将这个1输到所有74LS90的R01，R02清零e79fa5e98193e58685e5aeb931333431356632。用两片90芯片，都连成8421码（cp接cp0 q0接cp1）。用35清零就行，90是异步清零的，刚好0-34，一共35个状态。90是异步清零的，用10清零就行0-9刚好10个状态，具体接法cp接cp0、q0接cp1、q3和q1分别接r1和r2。扩展资料：电气系统图主要有电气原理图、电器布置图、电气安装接线图等，绘图软件有电气CAD、protel99、Cadence等。因此，电气原理图是电气系统图的一种。是根据控制线图工作原理绘制的，具有结构简单，层次分明。主要用于研究和分析电路工作原理。电气布置安装图主要用来表明各种电气设备在机械设备上和电气控制柜中的实际安装位置。为机械电气在控制设备的制造、安装、维护、维修提供必要的资料。电气安装接线图是为了进行装置、设备或成套装置的布线提供各个安装接线图项目之间电气连接的详细信息，包括连接关系，线缆种类和敷设线路。参考资料来源：-电气原理图
