数字电路问题 设计十进制计数器 同步置数法，当记到10的时候（1010），用个或门，与非门得到低电平给异步置数端置1从新计数.
数电计数器置零法置数法进位输出如何确定？该怎么连线？哪位大神指教一下。问题问得不清楚，清零法置数法进位输出如何确定，你是想问如何确定是清零法置数法，还是清零法置。
整体置数法将两片74ls160构成60进制计数器，进位端从哪引？ 1、RCO 进位输出端2、ENP 计数控制端3、QA-QD 输出端 ENT 计数控制端4、CLK 时钟输入端5、CLR 异步清零端（低电平有效）6、LOAD 同步并行置入端（低电平有效）芯片介绍：74LS192 为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状态如何，直接完成清零功能。RD=0，LD=0 时，无论时钟脉冲状态如何，输入信号将立即被送入计数器的输出端，完成预置数功能。扩展资料：74LS160 芯片同步十进制计数器（直接清零）用于快速计数的内部超前进位；用于n 位级联的进位输出、同步可编程序、有置数控制线、二极管箝位输入、直接清零、同步计数；本电路是由4个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。
