怎么让运放输出信号稳定 地线要短、粗、接于一点，大信号和小信号电源和地线分开，信号要低阻传输，避免杂散信号的耦合干扰，消除共模、差模干扰。电容的大小根据电容的阻抗选择在电路里的电容量。
为什么差模是有用信号，共模是干扰信号？
用运放怎样减少共模干扰 1，选用共模抑制比高的运放放大；2，放大电路根据信号频率范围做成带通放大器；3，考虑做差分放大，成本要求不严格可用仪表放大器；4，若不用差分放大的时候处理好信号输入地到AD参考REF-端的走线。补充：你图片电路是利用电流流过检测电阻在上面产生的压降，然后再放大其电压，这样对运放的失调电压要求会很高，建议考虑用运放的I/V电路实现，基本电路图如插图，输出电压与输入电流关系为Vo=-I*R，这样对运放的输入失调电压要求没那么高，主要考虑运放的输入失调电流和电阻精度的影响，失调电流低的比较容易找，一般场效应管输入的运放输入失调电流都比较小，滤波部分可以放在后面一级，放大后的信号也容易处理
差动放大电路是如何抑制共模干扰的？ 在差动放大电路中，对于差抄模而言，发射极或源极相当于接地，没有反馈电阻。而对共袭模信号来说，其半边等效电路的发射极或源极相当于接了实际尾电阻的两倍的电知阻，所以共模增益相对于差道模增益就很小了，最终实现了对共模的抑制。
运放的共模抑制比高有什么作用？所谓共模抑制比，是指差模电压增益与共模电压增益之比，常用分贝数来表示。它是衡量输入级差放对称程度及表征集成运放抑制共模干扰信号能力。
为什么说运放的共模输入电压为0，就会降低对运放共模抑制比的要求？共模抑制比就是衡量运放对共模电压的抗干扰能力，既然你都说共模电压为0了，那这个运放的共模抑制比低点。
共模干扰的共模抑制比公式是什么？
运放的共模抑制比高有什么作用？
为什么说运放的共模输入电压为0，就会降低对运放共模抑制比的要求？ 共模抑制比就是衡量运放对共模电压的抗干扰能力，既然你都说共模电压为0了，那这个运放的共模抑制比低点也无所谓。
怎样抑制来自电路板端口的共模干扰？ 我们都知道，共模干扰的能量最终是需要返回大地的，抑制来自端口的共模干扰，一般可从如下方面考虑：一、堵塞加疏导的方式，在端口的合适位置，放置共模电感，失配共模通路的阻抗，让共模信号不从关键的位置通过；二、若端口需对外供电，采用隔离电源供电，让隔离电源的隔离层阻隔衰减共模信号，降低从电源端引入的共模信号。三、采用端口和电源全隔离的方式，彻底切断共模信号的传导通路。如，现在很多I/O控制板卡，采用继电器输出，每几路或是每路都搭配一个微功率的隔离DC-DC，如E0505BLS-1W，把端口内的系统跟外界完全隔开。我再放个图上去，给你看一下，更明显一些。
