怎么用74ls161设计6进制计数器？跪求详细设计过程 74LS161是一个同步的可预2113置的四位二进制计数器，并自带5261有异步功能。可以采用4102反馈归零法进行6进制的计数器设计1653。具体设计如下：1、添加一个74LS161芯片：2、添加一个与非门：3、由于需求是6位进制，6的二进制表示为0110，即输出QB和QC需要为1，才能进位，因此将输出QB和QC连接到与非门的输出A和B端口中：4、将与非门的输出Y连接入74LS161的CP端即可。原理：74LS161具备异步清零，借助输出Qc和Qb经过一个与非门，将结果返回74LS161的归零端，实现碰到0110（二进制）清零，从而形成一个六进制计数器。扩展资料：74LS161引脚图：74LS161真值表：
74LS161芯片组成的计数模块工作原理？ 引脚图>；管脚图介绍：时钟CP和四个数据输入端P0~P3 清零/MR 使能CEP，CET 置数PE 数据输出端Q0~Q3 以及进位输出TC.(TC=Q0？Q1？Q2？Q3？CET)输 入 输 出 CR CP LD EP ET D3 。
用74LS161组成十一进制计数器，求详细过程解答 用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。利用74LS161本身的控制端（完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲使第二个芯片计数加一，同时第一片清零，这样反复，直到第二片达到0110时第二片自身清零，这样完成一次60的计数，且回到初态，两片74LS161全部清零，继续重复计数。（1）同步计数器：实现是将计数脉冲引至所有的触发器的CP端，使应翻转的触发器能够同时的翻转；（2）异步计数器：实现是不将计数脉冲引至所有的触发器的CP端，而是将其它的触发器的输出引至其他的触发器的CP端，是不同时发生的。扩展资料：1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。2、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。另外还有很多种分类不一一列举，但是最常用的是第一种分类，因为这种分类可以使人一目了然，知道这个计数器到底是什么触发方式，以便于设计者进行电路的设计。此外，也经常按照计数器的计数进制把计数器分为二进制。
如何用74LS161来实现7进制的计数器电路图？ 4LS161是4位2进制可预置同步计数器。要做7进制计数，最大值是6（0110），数据端置0，取161输出6取反，去控制置数端（9脚），161会等到下一个时钟脉冲才置入数据，完成溢出归零控制。
数电 用74LS161设计91进制计数器 求原理和电路图 急！！！ 画图麻烦，网上找一个图改的，不规范，你要重新画，信息流：从左到右、从下到上。161 是同步计数器，要保持同步计数的特点，采用同步置数法，采用异步清零法电路会简单一些。161~163 是典型的计数器，文库里资料很多，我不细说了。计数范围：0~90，计数到 90 时，反馈信号打开置数输入端 LD'，91 个时钟到来时置入0。
怎样用74ls161构成一个十三进制的计数器，求电路图 用异步清零法2113，则在输出端的Q3Q2Q0引出接到与非5261门，与非门输出接到161的清零端，另把4102D0~D3接地1653即可。扩展资料：74ls161相似芯片：74HC161和74LS161都是常用的四位二进制可预置的同步加法计数器，74HC161是CMOS型，74LS161是TTL型。它可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。74hc161的主要功能如下：1、异步清零功能：当CLR的反为零时，不论有无时钟脉冲CLK和其他信号输入，计数器被清零，即Qd~Qa都为0。2、同步并行置数功能：当CLR的反=1，LOAD的反=0时，在输入时钟脉冲CLK上升沿的作用下，并行输入的数据dcba被置入计数器，即Qd~Qa=dcba。3、计数功能：当LOAD的反=CLR的反=ENP=ENT=1，当CLK端输入计数脉冲时，计数器进行二进制加法计数4、保持功能：当LOAD的反=CLR的反=1时，且ENP和ENT中有”0“时，则计数器保持原来状态不变。参考资料来源：-74HC161
74ls161做成24进制计数器接线图电路图！！急 电路图：清零2113端CR=“0”，计数器输出5261Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步4102复位功能。当CR=“1”且LD=“0”时，在1653CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。扩展资料：74ls161是异步置数同步清零十六进制计数器，构成24进制计数器有两种方法：1、异步置数法.因为是异步，所以不用等待时钟信号就可以直接置数，构成24进制计数器的话，需要两块芯片级联，第一块计数16次后进位一次，然后第二片计数1次，当第一片计数8次与第二片计数1次后就是计数24次，此时通过门电路译出置数信号给置数端就行.2、同步清零法.原理同置数法，只是它是同步清零，需要等待时钟信号一起作用来清零，所以在第一片计数7次与第二片计数1次后就是23次计数，此时译出清零信号，然后再等待一个时钟信号，此时计数24次，又刚好完成清零。
如何用74LS161来实现7进制的计数器电路图？ 1、首先找到一块74LS195芯片2113，将其J、K输入端连5261接到一起，将R、LOAD端连接高电平4102，将CP端连接脉冲信号，再将输出端1653从左到右、从上到下编号为Q0、Q1、Q2、Q3，如图所示。2、运用上面公式算出i=3，所以将Q2和Q3连接与非门反馈至J、K输入端，如图所示。扩展资料一个 16 进制计数器，最大计数值是 1111，相当于十进制数 15。需要计数的脉冲加到最低位触发器的 CP 端上，所有的 J、K 端都接高电平 1，各触发器 Q 端接到相邻高一位触发器的 CP 端上。J—K 触发器的特性表告诉我们：当 J=1、K=1 时来一个 CP，触发器便翻转一次。在全部清零后，第 1 个 CP 后沿，触发器 C0 翻转成 Q0=1，其余 3 个触发器仍保持 0 态，整个计数器的状态是 0001。第 2 个 CP 后沿，触发器 C0 又翻转成“Q0=0，C1 翻转成 Q1=1，计数器成 0010。到第 15 个 CP 后沿，计数器成 1111。可见这个计数器确实能对 CP 脉冲计数。
