为什么三极管的集电极要得到高电平，必须加上拉电阻？ 当然了，如果悬空就没有电流通过了哪来的高电平，低电平也没有
芯片有引脚悬空时，为什么有上拉电阻的是高电平，有下拉电阻的是低电平？？？ COMS由于输入阻抗高引脚悬空2113时，引脚电平不确定，会5261造成4102误动作。所以必须使用1653上拉或下拉电阻。来确定电平。上拉是通过电阻接高电平VCC。所以让悬空引脚电平为高。下拉电阻是通过电阻接GND，所以让悬空引脚电平为低。
芯片有引脚悬空时，为什么有上拉电阻的是高电平，有下？ 按要求，芯片剩余的输入引脚是不能悬空的，可以接上拉电阻或下拉电阻。至于接上拉电阻后，是否为高电平，这是由内部电路决定的。这并不是固定为高电平的。而悬空的引脚，通常是输出脚。
加上拉电阻后输出的一定是高电平吗 可以识别低电平，你的芯片的输出接口是通过10k或5K电阻接到+5V上的，电流很小。
上拉电阻为什么能拉高到高电平？ 还是先给答案，然后再仔细分析理由。我在网上找了好多，但是还不明白，这个上拉电阻的…
