数电实验中要求设计一个用最简与非门的全加器.
如何用四个全加器构成4位并行进位加法器 用74LS283芯片和74LS86芯片通过拨码开关来控制高低电平作为二进制的0和1，用普通led灯来展现高低电平状态，高电平则灯亮，低电平则灯灭，通过2位的e68a84e799bee5baa6e997aee7ad9431333431373230拨码开关来实现加法器和减法器的转换，经过两组芯片后电流通过led，led灯亮，则表示为1，如果灯灭，则表示为0，设计一个电源电路，将9v的交流电压降到5v，再输入到加法器、减法器电路，能够实现8位的二进制相加或则相减，结果的范围应该在00000000到111111110之间，八位二进制数换算成三位十进制数最大为255。通过86芯片的与非门，实现逢八进一，然后将74823芯片进行串联实现8位数相加减，超前进位并行加法器74LS283可以实现四位二进制数的相加，需要两个74LS283进行串联，这样就得到一个新的8位二进制数，其范围在000到510之间。实现4位并行进位加法器。扩展资料逻辑优化逻辑优化设计的主要目的是减少信号的翻转活动，它通过将电路的逻辑功能尽可能的分解、优化，减少逻辑深度，减少信号假翻转，从而使翻转活动最小，减小电路的功耗。令gsi=ai⊙bi，则式（1）可以改写为si=gsi⊙ci，先考察第一组CLAs0=gs0⊙c0s1=gs1⊙c1=gs1⊙(g0+p0c0)s2=gs2⊙c2=gs2⊙(g1+p1g0+p1p。
数电高手进。设计用与非门和与门组成的半加器电路请数字电子技术高手帮我一下，我要做一下实验，1：设计用与非门和与门组成的半加器电路2：设计一个一位全加器，要求用异或门、与门、或门组成.3：用与非门设计一个表决电路，当四个输入端中有三个或四个为1时，输出端才为1. 那个高手做的来啊？帮帮忙，谢谢，好像要画电路图真值表什么的难道没人做得来吗？
数据选择器构成全加器的优点（数电实验课的问题） 结构简洁，功能多样化，误差小，使用方便
