如何快速入门ADC，特别是SAR ADC？ 本科大三，微电子专业。暑期在lab帮老师做项目。之前只初步仿过OP-AMP。对ADC没系统学过。请问各位，如果…
如何理解图示采样保持电路的工作原理？请问哪位大侠能否解释下面这个基本的采样保持电路的工作原理，最近看郭天祥的《新概念51单片机C语言教程》，里面对下面采样保持电路。
ADC采样电路怎么做到输入阻抗大于1M ADC采样电路，如果是要求差分输入，就需要在ADC前面放差分运放，输入阻抗到1M肯定可以做到。如果不要求差分输入，ADC芯片本身的输入阻抗到不了1M，或者到了但是会因为其他原因降低，可以考虑用一个运放（如射随器）在ADC输入作为隔离，运放本身的输入阻抗是没问题的，肯定大于1M，配置成同相放大就没问题。
sar adc中比较器为什么会比错 逐次逼近寄存器型(SAR)的模拟数字转换器(ADC)是采样速率低于5Msps的中等至高分辨率应用的常见结构。SAR ADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使SAR ADC获得了很广的应用范围，例如便携式电池供电仪表、笔输入量化器、工业控制和数据信号采集器等。那末什么是SAR 呢？顾名思义，SAR实质上是实现一种二进制搜索算法。所以，当内部电路运行在数兆赫兹(MHz)时，由于逐次逼近算法的缘故，故ADC采样速率仅是该数值的几分之一。为了使SAR ADC在很宽的范围上得到应用，那就应该对SAR(逐次逼近寄存器型)的ADC有一个全面的理解。首先对SAR ADC的结构分析。模拟输入电压(VIN)由采样／保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100…00，MSB为‘1’)。这样，数字模拟转换器(DAC)输出(VDAC)被设为VREF／2，VREF是提供给ADC的基准电压。然后，比较判断VIN是小于还是大于VDAC，如果 VIN>；VDAC，则比较器输出逻辑高电平或‘1’，N位寄存器的MSB保持‘1’。相反，如果VIN，则比较器输出逻辑低电平，N位寄存器的MSB清为‘0’。随后，SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到最低有效位。
