请教高手PLL问题 PLL的使用不是你硬件能够决定的，只要你硬件上的时钟引脚引入了你的全局时钟网络，那么你就可以把时钟应用于PLL，当然，如果你系统内部需要分频和倍频等操操作，你同样可以把软件内部的信号用于PLL，PLL是你FPGA芯片上的硬件资源，你可通过软件来选择使用它，具体你想用哪个可以通过软件设置和约束来实现，我觉得在资源不紧张的情况下，你完全不用在意使用哪一个，布局布线过程中，开发工具会给出最优化选择和配置，除非资源紧张影响了系统的时序，需要你进行约束。
芯片设计菜鸟求助 在芯片设计中，为什么有的芯片需要多个pll的ip？一般一个pll不就够了吗？3，938 ？ 邀请回答 ？ 添加评论 5 ？ 26 人赞同了该回答 。
减小锁相环的锁定时间 可以采取哪些措施 PLL 的反馈操作使VCO 锁定于正确的频率。锁定速度取决于非线性周跳行为。PLL总锁定时间包括两个部分：VCO频段校准时间和PLL周跳时间。VCO频段校准时间仅取决于PFD频率；。
