数字电路中用串行进位方式把两片十进制计数器结成百进制计数器时，两片之间为什么要用反相器，详细点谢谢 因为呢进位输出端在有进位时会输出一个高电平，没输出会一直保持低电平，这样就形成一个高脉冲，然后这个引脚连接到下一片的时钟引脚，可能这块芯片有效时钟信号是低脉冲触发，那么就需要一个反相器来将高脉冲变为低脉冲，这样进位输出变为时钟信号给了这块芯片，它就能自动计数一次，相当于前一片计数到10了。如果这块芯片时钟是高脉冲触发，那么这个进位信号就是接到下一片芯片的工作使能端，而工作使能端总是需要低电平来使能芯片工作，两块芯片都接同一个时钟信号，这样一来时钟一产生进位，第二片工作同时也接收到了时钟信号，计数一次。其实这个问题很简单，你在书上仔细看看这块芯片引脚的工作状态，就什么都明白了。希望我的回答能帮助到你。
数字电路问题 设计十进制计数器 同步置数法，当记到10的时候（1010），用个或门，与非门得到低电平给异步置数端置1从新计数.
用进位输出上升沿D触发器和门电路设计一个同步四进制加法计数器，具体怎么做，跪谢！！ 用进位输出上升沿D触发器和门电路设计一个同步四进制加法计数器，具体怎么做，跪谢！急！
数字电路里的几进制几分频是什么意思？ 分频就是用同一个时钟信号2113通过一定的电路结构转变成5261不同频率的时钟4102信号。二分频1653就是通过有分频作用的电路结构，在时钟每触发2个周期时，电路输出1个周期信号。比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲。
全加器中，本位二进制数，低位二进制数相加的进位输出到本位的输入，向高位的进位输出分别是什么意思？ 打个来比方，二进制数111+1，为了区分方便，我在每位后加括号说明位数。1(2)1(1)1(0)+1(零)，设定自1(1)是本位二进制数；那么低位二进制数相加的百进位就是1(0)+1(零)=1(+1)0(零)，这其中的1(+1)就是低位二进制位相加进位输出到本位的度输入；进位到本位的二进制值，也就是1(+1)，与知1(2)位相加，即1(2)+1(+1)=1(+2)0(2)，这里的1(+2)位就是向高位的进位输出。道不知道这么说明白没有。
两片74160构成29进制计数器。请问这里的进位输出为什么要这样画？进位端不是C吗？？ 由个位到十位的进位输出是左边74160的C。因为右边74160的输出Q0~Q3最大只有0100，进位输出C就没作用，要做到计算29的次数就需要G2进位输出。
芯片74LS161中的进位输出端CO的工作原理是？ 74LS161中的进位输出端CO的工作原理是：CO=Q0·Q1·Q2·Q3·CET。从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候。
数电计数器中，模数与进制数相同吗？例如24进制的模就是24？若是的话，那么2进制，10进制的模也为2，10？ 恩 对的 因为是 计数器 所以 假设 是个 74ls161 这个芯片是同步的16进制计数的 所以 当 计数为1111 时 在 进位输出端 输出1 给 高位计数 芯片
JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？
计数器的进位输出是什么，有什么用？
