AD转换器接受输出信号的时间间隔称为什么 双积分型 AD 转换器属于间接型 AD 转换器，它是把待转换的输入模拟电压先转换为一个中间变量，例如时间 T；然后再对中间变量量化编码，得出转换结果，这种 AD 转换器多称为电压-时间变换型（简称 VT 型）。图 7.11 给出的是 VT 型双积分式 AD 转换器的原理图。转换开始前，先将计数器清零，并接通 S 0 使电容 C 完全放电。转换开始，断开 S 0。整个转换过程分两阶段进行。第一阶段，令开关 S 1 置于输入信号 U i 一侧。积分器对 U i 进行固定时间 T 1 的积分。积分结束时积分器的输出电压为：可见积分器的输出 U O1 与 U I 成正比。这一过程称为转换电路对输入模拟电压的采样过程。在采样开始时，逻辑控制电路将计数门打开，计数器计数。当计数器达到满量程 N 时，计数器由全“1”复“0”，这个时间正好等于固定的积分时间 T 1。计数器复“0”时，同时给出一个溢出脉冲（即进位脉冲）使控制逻辑电路发出信号，令开关 S 1 转换至参考电压-V REF 一侧，采样阶段结束。第二阶段称为定速率积分过程，将 U O1 转换为成比例的时间间隔。采样阶段结束时，一方面因参考电压-V REF 的极性与 U I 相反，积分器向相反方向积分。计数器由 0 开始计数，经过 T 2 时间，积分器输出。
xilinx FPGA 产生时钟模块，为什么采用一对差分全局时钟管脚输入？ 无论是DCM还是MMCM，实际使用的都是单端的激励输入，只是差分的情况下，事先用了个bufds，做差分转单端。这个主要跟你板子的设计相关，如果只是一个低频，时钟质量要求不高的板子，用单端无所谓了。
AD芯片采样时钟和采样率有什么数值上的关系？ 没哟关系吧，没有看到这两个相关的资料 对高速adc说，输入的时钟通常都是采样率了.但对低率的串行接口的芯片说采样率，最内部逻辑控制.就我了解就是高速adc也不是时钟直接。
关于AD转换的时钟和采样频率 STM32的AD采样频率设置要满足项目要求的采样频率最低要求，即多久做一次采样，这也是为了满足采样定律—采样频率要大于误差信号频率的2倍。望采纳。
