模5，模10计数器 的“模”到底是什么啊。。。是状态闭合只有5种10种状态？不理解。。。 模5”为逢“5”进1计数。模10”为逢“10”进1计数。
模24计数器 设计一个模24的计数器（可采用74LS390和各种门等），用发光二极管观察并记录电路的所有有效计数状态。最好能用multisim画出来. 74LS390为异步2-5-10进制计数器 。
什么时模4、模10计数器，它们是如何将信号分频的？ 模4、模10计数器就是将计数结果对4、10取模，就是4进制、10进制计数器，输入信号频率被4分频或10分频
计数器的原理图
74LS90芯片做二十四进制的时计数器原理
计数器的模是什么？和构成计数器的触发器有什么关系呢？和输入脉冲个数有关系吗？ 共5 模就是计数器输出的状态数目，一定数目的触发器所对应的模是一定的，如三个的，只能最大对应8个状态，四个的就可以对应16个，和输入的脉冲数没有关系。。
什么叫模为60的BCD码计数器？ 与普通的二进制码计数器有什么区别？ verilog设计代码2113如下：模60计数器5261模块module counter60(clk，rst_n，en，dout，co)；input clk，rst_n，en；output co；output[7：0]dout；wire co10_1，co10，co6；wire[3：0]dout10，dout6；count10 U1(.clk(clk)，.rst_n(rst_n)，.en(en)，.dout(dout10)，.co(co10_1))；count6 U2(.clk(clk)，.rst_n(rst_n)，.en(co10)，.dout(dout6)，.co(co6))；and U3(co，co10，co6)；and U4(co10，en，co10_1)；assign dout={dout6，dout10}；endmodule模10计数器module count10(clk，rst_n，en，dout，co)；input clk，rst_n，en；output co；output[3：0]dout；reg[3：0]dout；always@(posedge clk or negedge rst_n)beginif。rst_n)dout；else if(en=1'b1)beginif(dout=4'b1001)dout；elsedout；endelsedout；endassign co=dout[0]&dout[3]；endmodule模6计数器module count6(clk，rst_n，en，dout，co)；input clk，rst_n，en；output co；output[3：0]dout；reg[3：0]dout；always@(posedge clk or negedge rst_n)beginif。rst_n)dout；else if(en=1'b1)beginif(dout=4'b0101)dout；elsedout；endelsedout；endassign co=dout[0]&dout[2]；endmoduleISE综合4102综合工具综合而出的电路1653如下：模24的8421。
74LS90芯片做二十四进制的时计数器原理 按计数增减分：加法计数器，减法计数器，加/减法计数器.7.3.1 异步计数器 一，异步二进制计数器 1，异步二进制加法计数器 分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器。
加减计数器原理简介
