高速SERDES信号走线上的AC耦合电容应该放在哪个位置？ 放在近端比较好一些，对于Serdes信号来说，加AC耦合电容主要是考虑近端和远端串扰，按照串扰的原理，对于理想的带状线(strip-line)来说，近端串扰相互加强，远端串扰相互抵消，因此AC耦合电容加在靠近发送端会更有效。当然对于实际的PCB layout，走线不可能是理想带状线，因为要经过top层走线、过孔等非连续走线，这些阻抗非连续点往往会引起很大的串扰，因此在实际操作中，要看具体走线的非连续点位置更集中于哪一端，比如过孔更靠近发射端还是接收端等因素。在serdes设计中，过孔等非连续点的设计很重要，比如via land的大小，anti-pad的大小，via stub等因素都会对特别是很高速的serdes信号质量至关重要。
目前在机器学习领域异构计算得到重视，GPU占据主流位置，Fpga初现端倪，不知fpga在机器学习的前景如何？ 毕竟这东西门槛高，一个大型开发板（只考虑原厂）动辄三四万 http：//www. digikey.com.cn/search/z h/EK-V7-VC707-G/122-1837-ND？recordId=3903849&keywords=vc707，。
fpga的选型？ 1.主流芯片选型1.1Xilinx主流芯片选型 在采用FPGA电路设计中，首先要进行芯片选型。而芯片选型都是根…
xilinx器件普通IO管脚用做时钟输入，怎么设置 不可以，GTX是高速Serdes，只能以差分信号形式跑串行，高速协议。低速信号都跑不了，你可以看看Transceiver结构，xilinx官网的UserGuide UGXXX里有。
xilinx gtx接收端用什么方法来恢复时钟 BANK只是普通IO的区分，是为了把不同参考电压的电平标准分开来，跟时钟管脚没有关系。时钟管脚从IOB出来可以直接进时钟网络，而时钟网络是可以联到所有资源的。
