选通脉冲的选通脉冲特性 在计算机存储技术中，列地址选通脉冲（CAS）是发送给动态随机存取控制器（DRAM）的一个信号，用来它关联的地址是列地址。DRAM的一个数据位存储在由列地址和行地址交点的单元中。行地址选通脉冲（RAS）则是用来辨认行地址的信号。在可能产生干扰脉冲的门电路中，加一个选通脉冲输入端，只有在输入信号转换完成，电路达到新的稳定状态后，才引入选通脉冲（通常是正脉冲），此时的输出才有效。而在转换过程中，无选通脉冲，输出端就不会有干扰信号。
内存时序怎么看 种参数般存储内存条SPD上2-2-2-8 4数字含义依次：CAS Latency(简称CL值)内存CAS延迟时间内存重要参数之某些牌子内存会把CL值印内存条标签上RAS-to-CAS Delay。
CL是什么意思 CL是CAS Latency的缩写，一般翻译成CAS潜伏时间，是在北桥(Intel)/CPU(AMD最近的CPU)读取内存数据时的一个参数，这个参数对于内存的性能有比较大的影响。CAS是内存信号中的一个信号，读取内存的具体过程是这样的：有行(RAS#)列(CAS#)两条信号，类似于我们的方格纸的行和列，要读取内存数据时，RAS#信号拉低，内存地址线上的地址就是行地址，相当于我们确定了方格纸上的行，几个时钟周期后CAS#信号拉低，内存地址线上的地址就是列地址，相当于确定了方格纸上的列，这样就能确定读取方格纸上那个格的数据，再过几个时钟周期(CL)，开始读取内存相应地址的数据。这样说来CL就是CAS#到开始读取内存数据的时钟数，对于同一种时钟速度的内存(比如都是DDR333)，大致CL越小，速度越快，但是对于不同时钟速度的内存(比如DDR333与DDR400)，没有可比性。可惜不能贴图，不然能很直观的看出来。数据输出（读）在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过数据I/O通道（DQ）输出到内存总线上了。但是在CAS发出之后，仍要经过一定的时间才能有数据输出，从CAS与读取命令发出到第一笔数据输出的这段时间，被定义为CL（CAS Latency，CAS潜伏期）。由于CL只在。
