fpga的pcie参考时钟怎么获得
fpga的pcie参考时钟怎么获得 你说的四个脚的晶振是有源晶振吧！一个电源脚，一个时钟输出脚，两个地脚。把晶振的时钟输出接到FPGA的时钟输入管脚就好了，看看芯片的DATASHEET。pcie接口的视频采集解决。
pcie内部时钟级联是否需要电容隔直？ 第二级放大器不能工作，因为同相端没有偏置电流的通路。建议最好也做成同相放大，同相端直通前级，反相端的1k通过用隔直电容接地，因为反相端有反馈电阻，不会没有偏置电流通路。输出端最好也加一个隔直电容。
pcie 时钟信号上不加耦合电容 是为什么 EMC的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。
e3845的pcie时钟是什么电平？ PCI-E串行总线带宽(MB/s)=串行总线时钟频率(MHz)*串行总线位宽(bit/8=B)*串行总线管线*编码方式*每时钟传输几组数据(cycle)例：双工PCI-E1.0X1带宽=2500*1/8*1*8/10*1*2=500MB/sPCIExpress1.0总线频率2500MHz，这是在100MHz的基准频率通过锁相环振荡器(PhaseLockLoop，PLL)达到的。
PCIe不用参考时钟，自己产生一个100M的行不行 没有晶振，单片机就没有参考时钟了，指令就不能一个接一个地执行了，单片机自己有个指定的工作频率的，跟晶振应该没多大关系吧，选择跟单片机匹配的晶振就可以了
