求助：数电课程设计 多功能数字钟 老师让做电子技术课程设计多功能数字钟 要求用纯数字电路帮帮忙 1 设计目的 电子技术课程设计是电子信息工程系三个专业的公共课程设计，。
简单数字钟设计 数电实验，跪求 要求：设计一个有60进制和24进制计数功能，并通过译码器及七段数码管显示 用单片机不是更加方便吗，简单的很。
数电数字钟课程设计报告 数字电子技术课程设计报告题 目：数字钟的设计与制作学 年学 期：专 业 班 级：学 号：姓 名：指导教师及职称：讲师时 间：地点：设计目的熟悉集成电路的引脚安排.掌握各芯片的逻辑功能及使用方法.了解面包板结构及其接线方法.了解数字钟的组成及工作原理.熟悉数字钟的设计与制作.设计要求1.设计指标时间以24小时为一个周期；显示时，分，秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.2.设计要求画出电路原理图(或仿真电路图)；元器件及参数选择；电路仿真与调试；PCB文件生成与打印输出.3.制作要求 自行装配和调试，并能发现问题和解决问题.4.编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会.设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.图3-1 数字钟的。
数电实验数字钟问题
简单数字钟设计 数电实验，跪求 要求：设计一个有60进制和24进制计数功能，并通过译码器及七段数码管显示
用74LS160的数字钟电路图 用74LS160的数字钟电2113路图如下：用电路元件符号5261表示电路连接的4102图，叫电路图。电路图是人们为1653研究、工程规划的需要，用物理电学标准化的符号绘制的一种表示各元器件组成及器件关系的原理布局图。由电路图可以得知组件间的工作原理，为分析性能、安装电子、电器产品提供规划方案。在设计电路中，工程师可从容在纸上或电脑上进行，确认完善后再进行实际安装。通过调试改进、修复错误、直至成功。采用电路仿真软件进行电路辅助设计、虚拟的电路实验，可提高工程师工作效率、节约学习时间，使实物图更直观。
数字电路设计实验报告（5选1即可） 目录1 设计目的 32 设计要求指标 32.1 基本功能 32.2 扩展功能 43．方案论证与比较 44 总体框图设计 45 电路原理分析 45.1数字钟的构成 45.1.1 分频器电路 55.1.2 时间计数器电路 55.1.3分频器电路 65.1.4振荡器电路 65.1.5数字时钟的计数显示电路 65.2 校时电路 75.3 整点报时电路 86系统仿真与调试 87.结论 8参考文献 9实验作品附图 10数字钟摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的。
数字电路 用74161做个简单的数字钟 有大神指教么？
关于数电的课程设《数字钟》 电子学课程设计报告带有整点报时的数字钟设计与制作指导教师_戴伏生_学号_姓名_一、设计的性质、目的和任务二、设计课题要求（1）构造一个24小时制的数字钟。要求能显示时、分、秒。（2）要求时、分、秒能各自独立的进行调整。（3）能利用喇叭作整点报时。从59分50秒时开始报时，每隔一秒报时一秒，到达00分00秒时，整点报时。整点报时声的频率应与其它的报时声频有明显区别。三、设计的内容、电路原理和详细的设计过程（1）总设计图（2）分频器设计过程：由于给出的是4M=10^6HZ，没经过一个74160可以将输出频率 变为输入频率的1/10，而每经过一个TFF可以将输出频率变为输入频率的1/2，按上图连接电路，即可获得1HZ、20HZ、1KHZ、2KHZ的频率。（3）校时模块秒校时分校时设计过程：由于分和小时的校时系统是一样的，所以只截取了分的校时系统，上图的second和minute为校时开关按钮，或门的输出端连接的是74160计时器的CLK，当开关为闭合时，1HZ和jinwei所输入的脉冲信号不工作，此时按键信号给CLK信号一个上升沿，74160则进1。在DFF的CLK上我选用了20HZ的频率，之所以选用20HZ是为了保证在按下校时开关时有一个上升沿脉冲时Q端输出信号1，试过16HZ和32HZ。
